您好!欢迎光临深圳市英瑞尔芯科技有限公司官方网站!
新闻动态
产品展示
联系我们

深圳市英瑞尔芯科技有限公司

地   址:深圳市福田区振华路现代之窗A座7B

联系人:刘小姐

电   话:186 6591 0262

微   信:186 6591 0262

新闻详情 当前位置:首页 > 行业新闻 > MOS管笔记之外围电路和缓冲电路设计

MOS管笔记之外围电路和缓冲电路设计
 日期:2023/7/3 12:49:00 

全文框架

1.栅极驱动部分

常用的mos管驱动 电路 结构如图1所示,驱动信号通过图腾柱放大,通过驱动 电阻 Rg驱动mos管。LK是驱动电路的感抗,通常包括mos管引脚的感抗, PCB走线 的感抗等。在许多应用程序中,用于放大驱动信号的图腾柱本身也包装在特殊的驱动芯片中。本文要回答的问题是如何合理设计相应的驱动电路(如驱动电阻值的计算、驱动芯片的计算等。 选型 等等)。

注1:图中的RPD是mos管栅源极的下拉电阻,其功能是为mos管栅极积累的电荷提供泄漏电路,一般值为10k~几十k。由于电阻值较大,对于mos管 开关 瞬态工作基本没有影响,所以RPD的影响在后面分析mos的开关瞬态时被忽略了。

注2:Cgd,Cgs,Cds是mos管的三个寄生物 电容 ,这三个电容器的影响在考虑mos管开关的瞬态时至关重要。

1.1 驱动电阻的下限值

驱动电阻下限值的计算原理是:驱动电阻必须在驱动电路中提供足够的阻尼,以阻尼mos开启瞬时驱动 电流 的震荡。

当MOS打开时,VCC通过驱动电阻向CGS充电,如图2所示(忽略RPD的影响)。根据图2,您可以在S域中编写与电路对应的方程:

Ig可以根据公式(1)找出,并将其转化为典型的二阶系统形式

二阶系统的阻尼比可以根据类型(2)来解释:

为确保驱动电流ig不会发生冲击,系统的阻尼比必须大于1,可以通过(3)来解决:

(4)给出了驱动电阻Rg的下限值,Cgs为mos管gs的寄生电容,其值可在mos管对应的datashet中找到。LK是驱动电路的感抗,通常包括mos管引脚的感抗, PCB 线感抗、驱动芯片引脚感抗等,其精确值往往难以确定,但数量级一般在几十nh左右。因此,在实际设计中,RG下限值的一般范围一般是根据公式(4)计算的,然后通过实际实验得出RG下限值,以驱动电流不冲击为临界条件。

图2 开启mos时驱动电流

1.2 驱动电阻的上限值

驱动电阻上限值的计算原理是防止mos管在关闭时产生大的dv/dt,使mos管再次误开。

当MOS管关闭时,DS之间的电压从0升高到VDS(off),所以有很大的dV/dt,根据公式:i=CdV/dt,如图3所示,DV/dt将在Cgd上产生较大的电流igd。

图3 当mos关闭时,对应电流

电流igd通过驱动电阻RG,并在mos管GS之间引入另一个电压。当电压高于mos管的阈值电压VTh时,mos管将被误打开。为防止mos管误打开,应满足:

(6)给出了驱动电阻RG的上限,Cgd为mos管GD的寄生电容,Vth为mos管的门槛电压,可在相应的datasheet中找到,dV/dt可以根据电路实际工作时mos的DS电压和mos管关闭时DS电压的上升时间(通常可以在datashet中找到)获得。

从以上分析可以看出,在mos管关闭时,为了防止误开,应尽量减少关闭时驱动电路的速度 阻抗 。基于这一理念,以下是两种常用的改进电路,可以有效避免关闭时mos的误开。

图4 改进电路1

图4给出的改进电路1在驱动电阻上并联 二极管 ,当MOS关闭时,关闭电流将流经二极管Doff,因此MOS管GS的电压为二极管的导通压降,通常为0.7V,远小于mos的门槛电压(一般在2.5V以上),有效避免了mos的误开。

图5 改进电路2

图5给出的改进电路2是在驱动电路上添加一个开启二极管Don和关闭 三级管Qoff。当mos关闭时,Qoff打开,关闭电流会流过 三极管 Qoff,这样,mos管gs的电压就被钳位到地电平附近,从而有效避免了mos的误开。

1.3 选择驱动电阻值

根据1.1节和1.2节的分析,可以得到mos管驱动电阻的上下限值。一般来说,mos管驱动电阻的值范围在5~100欧姆之间,那么如何进一步优化这个范围内电阻值的选择呢?这需要考虑损耗。驱动电阻值越大,mos管开关断开时间越长(如图6所示),开关时电压电流交叠时间越大,开关损耗越大(如图7所示)。因此,在保证驱动电阻能够提供足够的阻尼,防止驱动电流冲击的前提下,驱动电阻越小越好。

图6 mos开关时间随驱动电阻的变化而变化

例如,驱动电阻的下限为5欧姆,上限为100欧姆。考虑到一定的金额,将驱动电阻取为10欧姆是合适的,而从损失的角度来看,将驱动电阻取得过大(如50欧姆以上)肯定是不合适的。

1.4 驱动芯片的选择

对于驱动芯片,选择主要考虑以下技术参数:驱动电流、功耗、传输延迟时间等,隔离驱动还应考虑原副边缘隔离电压、瞬态共模抑制等(common mode transient immunity),下面分别介绍一下。

最大电流

开启mos管时,根据图2,mos开启时的驱动电流ig为(忽略LK的影响)

其中ΔVgs是驱动电压的摆动,所以在选择驱动芯片时,最重要的一点是驱动芯片能够提供的最大电流应超过公式(7)获得的电流,即驱动芯片应具有足够的“驱动能力”。

功耗

驱动力计算表达式如下:

Qg是栅极充电电荷,可在datasheet中找到,ΔVgs是驱动电压的振幅,fs是mos的开关频率。在实际选择驱动芯片时,应选择驱动芯片所能提供的功率大于公式(8)计算的功率。同时,还应考虑环境温度的影响,因为大多数驱动芯片所能提供的功率随着环境温度的升高而降低,如图8所示。

图8 随着环温的升高,驱动驱动允许的损耗功率降低

传输延迟(Propagation Delay)

所谓传输延迟,是指驱动芯片的输出上下边缘比输入信号延迟一段时间,其相应的波形如图9所示。对于传输延迟,我们通常希望有两点:1)传输延迟的实际应尽可能短。2)“打开”传输延迟和“关闭”传输延迟之间的一致性应尽可能好。

图9 驱动芯片输入输出传输延迟

以下是第二点。如果开关传输延迟不一致,会有什么影响?我们使用它 IG 驱动, 光耦 以M57962为例,给出其传输延迟数据,如图10所示。

图10 M57962传输延迟数据

从图10可以看出,M57962的开启传输延迟一般为1us,最大为1.5。us;关闭传输延迟一般为1us,最大为1.5us。开关延迟的一致性很差,对死区时间影响很大。假设输入M57962的驱动死区设置为1.5us。所以实际到IGGE级驱动死区的最大时间是2us(下管开启延迟1.5)us, 上管关闭延迟1us),最小只有1us(下管开启延迟1us, 上管关断延迟1.5us)。实际到达IG的GE级死区时间不一致。因此,在设计死区时间时,应充分考虑驱动芯片本身传输延迟的不一致性,以避免死区

由于时间过小,桥臂直通。

原副边绝缘电压

对于隔离驱动(光耦合隔离、磁耦合隔离)。需要考虑原副边缘的绝缘电压,在一般项目中给出绝缘电压

相关要求。如无相关要求,绝缘电压一般为mos电压定额的两倍以上。

2.外围 保护电路

R7功能:防静电影响MOS,管道DG,GS之间分别有结电容, DS之间的电压会给电容充电,这样G极积累的静电电压就会升高,直到MOS管导通,电压高的时候管道就会损坏。 同时为结电容提供泄漏通道,可加快MOS开关速度。电阻值一般在几千左右。

R6和D3功能:当MOS关闭时,电路会迅速释放栅极结电容器的电荷,栅极电位会迅速下降,因此可以加快MOS开关的速度。此外,在高频时, MOSFET 输入阻抗会降低,在一定频率范围内会变成负阻,会发生振荡,可以减少振荡。R6电阻值一般较小,从几欧元到几十欧元不等。

C11、R8和D5功能:MOS有分布 电感 ,关闭时会有反峰值电压。RC部分用于吸收尖波,为反峰提供了一个释放电路。D5是为了防止高压击穿mos。经过实验,波形在去除电路后波动很大。

3.减少振铃的方法

三种方法:

3.1 PCB设计

减少VCC、GND与MOS的距离

效果:

3.2 格栅极/自举电阻

两电阻示意图如下:

设计的特点是增加开启时间,但不影响关闭时间。增加电阻可以减少铃声振动,但会增加损耗,不会改变铃声振动频率,因为它只是用来吸收能量。

以下是振铃幅度和能量损失示意图:

效果:

3.3添加开关阻尼RCC

示意图

可以根据RC的选择 示波器 计算上测振铃频率:

减少振铃的效果:

3.4 加入共源极电感

该方法的缺点是电感值难以调节,损耗大。

4.部分常见波形

在线工作区域,损失巨大,可能是布线太长,电感太大

严重的高频振铃

由于驱动芯片驱动能力差,或者栅极驱动电阻过大,上升和下降沿较慢

方波有振铃,边缘陡峭,开关速度快,损耗小,可以稍微增加栅极电阻

测量 由于自举电容小,提供的电荷不足,上管驱动无法保证GD之间的电压

完美波形

5.缓冲电路类型

关于缓冲电路

基本拓扑电路一般不吸收缓冲电路,实际电路一般有吸收缓冲电路,吸收缓冲是工程需要,而不是拓扑需要。

吸收和缓冲的作用:

●防止设备损坏,吸收防止电压击穿,缓冲防止电流击穿

●使功率设备远离危险工作区,从而提高可靠性

●减少(开关)设备损耗,或在一定程度上关闭软开关

●降低di/dt和dv/dt,减少振铃,提高EMI质量

●降低di/dt和dv/dt,减少振铃,提高EMI质量

也就是说,防止设备损坏只是吸收和缓冲的效果之一,其他效果也很有价值。

吸收

对电压尖峰的吸收。

电压尖峰的原因 :

●电压尖峰是由电感续流引起的。

●导致电压尖峰的电感可能是: 变压器 漏感、线路分布电感、设备等效模型中的感性成分等。

●导致电压尖峰的电流可能是:拓扑电流、二极管反向恢复电流、谐振电流不当等。

降低电压峰值的主要措施是:

●减少可能导致电压尖峰的电感,如漏感、布线电感等

●减少可能导致电压尖峰的电流,如二极管反向恢复电流

●如有可能,将上述电感能量转移到其他地方。

●采取上述措施后,电压尖峰仍不可接受,最终考虑吸收。吸收是最后的技术措施

拓扑吸收

将开关管Q1、拓扑续流二极管D1和无损拓扑电容C2在布线上形成尽可能短的吸收回路。

拓扑吸收的特点:

●同时将Q1、最大限度地减少D1的电压尖峰和振铃。

●无损吸收是拓扑吸收,效率高。

●吸收电容C2可在大范围内取值。

●拓扑吸收是硬开关,因为拓扑是硬开关。

二极管反向恢复吸收

开关器件体二极管的反向恢复特性,在关闭电压的上升边缘发挥作用,具有降低电压峰值的吸收作用。

RC吸收

●阻尼吸收是RC吸收的本质。

●有人认为R 是限流,C是吸收。实际情况恰恰相反。

●电阻R 最重要的功能是产生阻尼,吸收电压尖峰的谐振能,这是一个功率装置。

●电容C的作用不是吸收电压,而是为R阻尼提供能量通道。

●RC吸收并联谐振回路,C提供谐振能量通道,C 吸收程度由大小决定,最终目的是使R形成功率吸收。

●与特定的吸收环境和特定尺寸的电容C相对应,具有最合适尺寸的电阻R,形成最大的阻尼,获得最低的电压峰值。

●RC吸收是一种无方向吸收,因此RC吸收可用于单向电路或双向或对称电路的吸收。

RC吸收设计

●RC吸收设计方法的难点在于吸收与漏感、绕组结构、分布电感电容、设备等效电感电容、电流、电压、功率等因素有关,di/dt、dv/dt、频率、二极管反向恢复特性等。而且有些因素很难获得准确的设计参数。

●例如,即使其他情况完全相同,使用不同二极管型号所需的RC吸收参数也可能存在很大差距。很难推断出一个通用的计算公式。

●R 损耗功率可大致按以下估算:

Ps = FCU2

U是吸收电路拓扑反射电压。

●在工程中,初步参数应通过计算或模拟获得,最终设计参数必须根据实际布线在板上进行调试。

RCD吸收

特点

●RCD吸收不是阻尼吸收,而是非线性开关D 将电压尖峰控制在任何需要的水平,直接破坏形成电压尖峰的谐振条件。

●C 它的大小决定了吸收效果(电压尖峰)和吸收功率(即R的热功率)。

●R 的作用只是把吸收能量以热的形式消耗掉。其电阻的最小值应该满足开关管的电流限制,最大值应该满足PWM逆程RC放电周期需要,在此范围内取值对吸收效果影响甚微。

●RCD吸收会在被保护的开关器件上实现某种程度的软关断,这是因为关断瞬间开关器件上的电压即吸收电容C上的电压等于0,关断动作会在C 上形成一个充电过程,延缓电压恢复,降低dv/dt,实现软关断。

不适应性

●RCD吸收一般不适合反激拓扑的吸收,这是因为RCD吸收可能与反激拓扑相冲突。

●RCD吸收一般不适合对二极管反压尖峰的吸收,因为RCD吸收动作有可能加剧二极管反向恢复电流。

钳位吸收

RCD 钳位

●尽管RCD钳位与RCD吸收电路可以完全相同,但元件参数和工况完全不同。RCD吸收RC时间常数远小于PWM周期,而RCD钳位的RC时间常数远大于PWM周期。

●与RCD吸收电容的全充全放工况不同,RCD钳位的电容可以看成是电压源,其RC充放电幅度的谷值应不小于拓扑反射电压,峰值即钳位电压。

●由于RCD钳位在PWM电压的上升沿和下降沿都不会动作,只在电压尖峰出现时动作,因此RCD钳位是高效率的吸收。

齐纳钳位

●齐纳钳位的几种形式。

●齐纳钳位也是在电压尖峰才起作用,也是高效率吸收。

●某些场合,齐纳钳位需要考虑齐纳二极管的反向恢复特性对电路的影响。

●齐纳吸收需注意吸收功率匹配,必要时可用有源功率器件组成大功率等效电路

无损吸收

无损吸收的条件

●吸收网络不得使用电阻。

●不得形成LD电流回路。

●吸收回路不得成为拓扑电流路径。

●吸收能量必须转移到输入侧或者输出侧。

●尽量减少吸收回路二极管反向恢复电流的影响。

无损吸收是强力吸收,不仅能够吸收电压尖峰,甚至能够吸收拓扑反射电压

缓冲

缓冲是对冲击尖峰电流而言

●引起电流尖峰第一种情况是二极管(包括体二极管)反向恢复电流。

●引起电流尖峰第二种情况是对电容的充放电电流。这些电容可能是:电路分布电容、变压器绕组等效分布电容、设计不恰当的吸收电容、设计不恰当的谐振电容、器件的等效模型中的电容成分等等。

缓冲的基本方法:

●在冲击电流尖峰的路径上串入某种类型的电感,可以是以下类型:

缓冲的特性:

●由于缓冲电感的串入会显著增加吸收的工作量,因此缓冲电路一般需要与吸收电路配合使用。

●缓冲电路延缓了导通电流冲击,可实现某种程度的软开通(ZIS)。

●变压器漏感也可以充当缓冲电感。

LD 缓冲

特点:

●可不需要吸收电路配合。

●缓冲释能二极管与拓扑续流二极管电流应力相当甚至更大。

●缓冲释能二极管的损耗可以简单理解为开关管减少的损耗。

●适当的缓冲电感(L3)参数可以大幅度减少开关管损耗,实现高效率。

LR 缓冲

特点:

●需要吸收电路配合以转移电感剩余能量。

●缓冲释能电阻R的损耗较大,可简单理解为是从开关管转移出来的损耗。

●R、L参数必须实现最佳配合,参数设计调试比较难以掌握。

●只要参数适当仍然能够实现高效率。

饱和电感缓冲

●饱和电感的电气性能表现为对di/dt敏感。

●在一个冲击电流的上升沿,开始呈现较大的阻抗,随着电流的升高逐渐进入饱和,从而延缓和削弱了冲击电流尖峰,即实现软开通。

●在电流达到一定程度后,饱和电感因为饱和而呈现很低的阻抗,这有利于高效率地传输功率。

●在电流关断时,电感逐渐退出饱和状态,一方面,由于之前的饱和状态的饱和电感量非常小,即储能和需要的释能较小。另一方面,退出时电感量的恢复可以减缓电压的上升速度,有利于实现软关断。

●以Ls2为例,5u表示磁路截面积5mm2,大致相当于1颗PC40材质442的小 磁芯

饱和电感特性

●热特性

饱和电感是功率器件,通过进入和退出饱和过程的磁滞损耗(而不是涡流损耗或者铜损)吸收电流尖峰能量,主要热功率来自于磁芯。

这一方面要求磁芯应该是高频材料,另一方面要求磁芯温度在任何情况下不得超过居里温度。这意味着饱和电感的磁芯应该具有最有利的散热特性和结构,即:更高的居里温度、更高的导热系数、更大的散热面积、更短的热传导路径。

●饱和特性

显然饱和电感一般不必考虑使用气隙或者不易饱和的低导磁率材料。

●初始电感等效特性

在其他条件相同情况下,较低导磁率的磁芯配合较多匝数、与较高导磁率的磁芯配合较少匝数的饱和电感初始电感相当,缓冲效果大致相当。

这意味着直接采用1 匝的穿心电感总是可能的,因为任何多匝的电感总可以找到更高导磁率的磁芯配合1 匝等效之。这还意味着磁芯最高导磁率受到限制,如果一个适合的磁芯配合1 匝的饱和电感,将没有使用更高导磁率的磁芯配合更少匝数的可能。

●磁芯体积等效特性

在其他条件相同情况下,相同体积的磁芯的饱和电感缓冲效果大致相当。既然如此,磁芯可以按照最有利于散热的磁路进行设计。比如细长的管状磁芯比环状磁芯、多个小磁芯比集中一个大磁芯、穿心电感比多匝电感显然具有更大的散热表面积。

●组合特性

有时候,单一材质的磁芯并不能达到工程上需要的缓冲效果,采用多种材质的磁芯相互配合或许才能能够满足工程需要。

无源无损缓冲吸收

●如果缓冲电感本身是无损的(非饱和电感),而其电感储能又是经过无损吸收的方式处理的,即构成无源无损缓冲吸收电路,实际上这也是无源软开关电路。

●缓冲电感的存在延迟和削弱的开通冲击电流,实现了一定程度的软开通。

●无损吸收电路的存在延迟和降低了关断电压的dv/dt,实现了一定程度的软关断。

●实现无源软开关的条件与无损吸收大致相同。并不是所有拓扑都能够搭建出一个无源软开关电路。因此除了经典的电路外,很多无源软开关电路都是被专利的热门。

●无源无损软开关电路效率明显高于其他缓冲吸收方式,与有源软开关电路效率相差无几。因此只要能够实现无源软开关的电路,可不必采用有源软开关。

滤波缓冲

●电路中的电解电容一般具有较大的ESR(典型值是百毫欧姆数量级),这引起两方面问题:一是滤波效果大打折扣;二是纹波电流在ESR上产生较大损耗,这不仅降低效率,而且由于电解电容发热直接导致的可靠性和寿命问题。

●一般方法是在电解电容上并联高频无损电容,而事实上,这一方法并不能使上述问题获得根本的改变,这是由于高频无损电容在 开关电源 常用频率范围内仍然存在较大的阻抗的缘故。

●提出的办法是:用电感将电解和CBB分开,CBB位于高频纹波电流侧,电解位于直流(工频)侧,各自承担对应的滤波任务。

●设计原则:Π形滤波网络的谐振频率Fn应该错开PWM频率Fp。可取Fp=(1.5~2)Fn 。

●这一设计思想可以延伸到直流母线滤波的双向缓冲,或者其他有较大滤波 应力的电路结构。

振铃

振铃的危害:

●MEI 在振铃频率容易超标。

●振铃将引起振铃回路的损耗,造成器件发热和降低效率。

●振铃电压幅度超过临界值将引起振铃电流,破环电路正常工况,效率大幅度降低。

振铃的成因:

●振铃多半是由结电容和某个等效电感的谐振产生的。对于一个特定频率的振铃,总可以找到原因。电容和电感可以确定一个频率,而频率可以观察获得。电容多半是某个器件的结电容,电感则可能是漏感。

●振铃最容易在无损(无电阻的)回路发生。比如:副边二极管结电容与副边漏感的谐振、杂散电感与器件结电容的谐振、吸收回路电感与器件结电容的谐振等等。

振铃的抑制:

● 磁珠 吸收,只要磁珠在振铃频率表现为电阻,即可大幅度吸收振铃能量,但是不恰当的磁珠也可能增加振铃。

●RC 吸收,其中C可与振铃(结)电容大致相当,R 按RC吸收原则选取。

●改变谐振频率,比如:只要将振铃频率降低到PWM频率相近,即可消除PWM上的振铃。

●特别地,输入输出滤波回路设计不当也可能产生谐振,也需要调整谐振频率或者其他措施予以规避。

吸收缓冲能量再利用:

RCD吸收能量回收电路

●只要将吸收电路的正程和逆程回路分开,形成相对0 电位的正负电流通道,就能够获得正负电压输出。其设计要点为:

●RCD吸收电路参数应主要满足主电路吸收需要,不建议采用增加吸收功率的方式增加直流输出功率。?输出电流由L1、R1控制。逆程回路的阻抗同样应满足吸收回路逆程时间的需要,调整L1、R1的大小可控制输出功率大小,当R1减少到0 时,该电路达到最大可能输出电流和最大输出功率。

●输出电压基本上可由齐纳门槛电压任意设定,需注意齐纳二极管的功率匹配。

RCD钳位能量回收电路

●下图为12V1KW副边全波整流原3.5WRC 吸收能量用RCD钳位吸收回收为3W24V风扇电源的电路。?RCD钳位吸收回收电路输出电压与钳位电压有关,可控制范围有限。?如果回收电源负载不能确定,需要确保在任意负载状态下吸收状态不变,不影响主电路。?注意回收电路的接地,避免成为共模干扰源。?调整R1,严格控制吸收程度,确保钳位工况。

相关标签: